DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

02788672 \*\*Image available\*\*
INDIRECT ADDRESS SYSTEM

PUB. NO.: 01-086272 [JP 1086272 A] PUBLISHED: March 30, 1989 (19890330) INVENTOR(s): MANABE TOSHIHIKO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 62-167037 [JP 87167037] FILED: July 06, 1987 (19870706) INTL CLASS: [4] G06F-015/347

JAPIO CLASS: 45.4 (INFORMATION PROCESSING -- Computer Applications)

JOURNAL: Section: P, Section No. 900, Vol. 13, No. 316, Pg. 96, July

18, 1989 (19890718)

### **ABSTRACT**

PURPOSE: To widely economize a memory by equipping the storing means of an index value and the complementary generating means of the index value and computing the element address of a designated vector from the index value.

CONSTITUTION: The title system is composed of a storage 1 to store the aggrega tion of the index value, a complementary generating part 2 to generate a comple mentary to the aggregation of the index value which is read from the storage 1 and an address generating part 3 to generate the address of data from the generated index value. The storage 1 is addressed to the word unit of a constant length and it stores the aggregation of the index in the ascending order of power. The top word of a storing area stores the maximum value of the index to be a subject. The second word stores the top index value. After the third word, difference in the preceding index value is stored.

?

⑲ 日本 国 特 許 庁 (JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-86272

@Int\_Cl\_4

識別記号

庁内整理番号

43公開 昭和64年(1989)3月30日

G 06 F 15/347

B - 7056 - 5B

審査請求 未請求 発明の数 1 (全7頁)

69発明の名称

間接アドレス方式

②特 願 昭62-167037

**20出 願昭62(1987)7月6日** 

郊発 明 者 真

俊 彦

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近 憲佑 外1名

明 知 智

1. 発明の名称

間接アドレス方式

2. 特許請求の範囲

ベクトルまたはマトリックスの中で演算対象となっている要素の相対的な位置を示すインデックス値の集合を複数組格納できる記憶装置と、この記憶装置からインデックス値の集合を読み出して説きて指定ベクトルまたはマトリックスに対して記み出された集合に含まれないインデックス値を生成する生成手段と、この生成手段により生成されたインデックス値から指定ベクトルまたはマトリックスの要素のメモリ中のアドレスを計算する手段を有することを特徴とする間接アドレス方

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は科学技術計算でしばしば必要とされる ベクトルやマトリックスの計算を高速に行なう間 接アドレス方式に関する。 (従来の技術)

<例1>

D0 10 I = 1,100

 $A(I) = B(I) \cdot C(I)$ 

10 CONTINUE

しかし、実際の応用では次のような要素毎に計 算内容が異なる場合がかなり頻繁に現われる。 <例2>

D0 20 I = 1,100

IF(B(I).GT.O.O) THEN …条件 1

 $A(I) = A(I) + C(I) \qquad \cdots \stackrel{.}{\times} 1$ 

ELSE

A(I) = A(I) \* D(I) … 文 2

ENDIF

#### 20 CONTINUE

このような場合に対処するため、間接アドレスによるベクトル演算を行なえるベクトルプロセッサが開発されてきている。このようなベクトルプロセッサでは、上記の例(例2)に対して、最初に、次の二種類のインデックスの集合IX、IYを生成する。次に、文1に対してはIX内のインデックスを、文2に対してはIY内のインデックスを元に演算を行なっていく。

 $IX = \{ I \mid B(I) > 0.0 \}$ 

 $IY = \{ I \mid B(I) < = 0.0 \}$ 

- 3 -

領域1と領域2は、それぞれ配列Bの要素数分の大きさである。領域3はIX内のインデックスが、領域4はIY内のインデックスが実際に格納された領域であり、領域5と領域6は余った領域である。領域2の後に続く領域7があいていれば、領域6は領域7と合せて他のインデックス生成に利用できるが、領域5は他に利用することが難しく、無駄な領域として残ってしまう。

## (発明が解決しようとする問題点)

このように、ベクトルやマトリックスの要素を対象とした演算では、インデックスを基本とした間接アドレス方式によるベクトル演算が有効であるが、従来の間接アドレス方式では、メモリを大量に消費するという欠点をもっていた。特に、インデックス生成の際には、無駄な領域が生じ、メモリの有効活用の点から見て望ましくなかった。

この発明は、上記の問題点に鑑み、インデックスを生成するための領域が必要最少限で済み、インデックス生成の際にも無駄な領域を生じない間

配列のインデックスを基本とする間接アドレス機構をもてば、このように、計算内容が異なる場合に対しても比較的効率よくベクトル漁算を行なえる。しかし、インデックスの集合をすべて記憶しておかなくてはならないので、メモリを大幅に消費するという欠点も併せもっている。

例えば、上記のIXとIYの和集合の要素数は、配列Bの要素数と等しい。したがって、Bの大きモリが大きい程、インデックスの集合のためにメモリを消費することになる。ま倍のインデックを発表では、配列の生活がないないでは、これをでは、インデックをおいては、からののIXとは、インデックでは、上にないがないには、インデックでは、上にないがからない。これをおいては、インデックでは、上にないがからない。これをおいては、IXとIYの領に無駄では、できに、、IXとIYの領に無駄である。領域はIX用に対している。(IXとIYの間に無駄である。領域はIX用に対していている。

「様子を第6回を使って説明する。領域はIX用に対域域とはIX用に対したメモリのに対している。

. - 4 -

接アドレス方式を提供することを目的とする。 〔発明の構成〕

# (問題点を解決するための手段)

この発明は、インデックスを基本とする間接アドレス方式において、インデックス値の集合を記憶装置と、 既記憶装置からインデックス値の集合を読み出してきて、 指定ベクトルまたはマトリックスに対してのインデックス値の補集合を生成する手段と、 既手段によって生成されたインデックス値から指定ベクトルまたはマトリックスの要素のアドレスを計算する手段を有することを特徴とする。

#### (作用)

この発明を利用すれば、前記の例2のような場合に、IXだけを記憶して文1と文2の両方について、間接アドレスによるベクトル演算を行なうことができる。最初に、文1については、IXを利用して、通常の間接アドレス方式のベクトル演算で実行する。次に、文2についてはこの発明を利用して、記憶装置からIX内のインデックス値を読み

出してきて、IXの補集合IYを生成し、IY内のインデックス値に従ってベクトル演算を実行する。同様に、IYだけを記憶して文1と文2の両方を実行でき、その際には文1について、この発明が適用される。すなわち、例2のような場合に、片方のインデックス値の集合だけを記憶して、文1と文2の両方を間接アドレス方式で実行できるようになる。

(実 施 例)

以下、図面を用いてこの発明の実施例を説明する。

第1図はこの発明の一実施例に係わる間接アドレス方式のブロック図である。 同図に示す間接アドレス方式は、インデックス値の集合を記憶する記憶装置1 た、記憶装置1 から読み出してきたインデックス値の集合に対して補集合を生成する補集合生成部2 と、生成されたインデックス値からデータのアドレスを生成するアドレス生成部3 から成る。本実施例では、1 から Nまでのインデックスについての部分集合から、その補集合にあた

- 7 -

デックス値とその一つ前のインデックス値との差が格納されている。最後の1006番地には区切りとして-1が格納されている。したがって、第2図の例の部分集合は5個のインデックス値から成り、その内容は次の通りである。

(3, 5, 6, 7, 9)

第3回は本実施例の補集合生成部の詳細なブロック図である。レジスタLIMIT4にはインデックスの最大値が設定される。レジスタ値を保証である。レジスタでは1 N P P では1 には1 では1 に P でのはは1 に P でのである。レジスタで、初期値は1 に P でのはは1 に P でのでは1 P でのなる。レジスタロISP には数位1 でのでない。レジスタロISP には数位1 での、瞬りに2 でのなる・レジスタロISP に B 憶されているインデックス値の銀合での、降り

るインデックス値による、データのアドレスを生 成する。

記憶装置1は、一定長の額単位にアドレス付けされていて、次に説明する形で昇べきの順でインデックスの集合を記憶している。集合が記憶されている記憶領域の先頭の語は、対象となる配列のインデックスの最大値を格納している。2番目の語は、先頭のインデックス値を格納している。3番目以降の語は、その前のインデックス値からの語を格納している。そして、記憶領域の最後の語は、区切りとして負の値を格納している。

第2図はインデックス値の集合が格納されている領域の内容の例である。1000番地から1006番地までインデックス値の一つの集合に関する情報が格納されている。先頭の語である1000番地には10が記憶され、1から10までの連続した値の集合の部分集合が格納されていることが示されている。2番目の1001番地には、部分集合の先頭のインデックス値である3が格納されている。1002番地から1005番地までは、この部分集合に属する各イン

- 8 -

あったインデックス値の差が格納される。レジス タCOUNT7は初期値が1に設定され、レジス タDISPの値と同じになるまでレジスタIND EXと同期して、インクリメンタ13によりカウン トアップの動作が行なわれる。レジスタDISP とレジスタCOUNTの値が等しくなれば、コン パレータ16により信号RDYNがHとなり、カウ ントアップが終了し、再びレジスタCOUNTに 1が設定される。信号RDYNがしの間、信号 I DNには補集合のインデックス値が出力されてい る。レジスタADR8は、記憶装置1内に第2図 に示す形式で格納されたインデックス値の集合を 読み出すアドレスを格納するものであり、最初に インデックス値の集合が記憶されている領域の先 頭アドレスSAが初期設定される。そして、信号 RDYNがHとなったときにインクリメンタ14に よりカウントアップされ、そのときの信号IAD Rの値をアドレスとして記憶1からデータを信号 DATAに読み出してくる。この読み出された値 がレジスタDISPに格納される。なお、カウン

トアップと倡号IADRによる記憶装置1ヘアクセスは、対象としている記憶領域の2語目を読み出してくるまでの初期化シーケンスの中では、倡号RDYNに係わらず行なわれる。

第4図は、第2図の形で格納されたインデック ス値の集合に対して補集合生成部2を動作させた ときに、第3図の各レジスタと信号RDYMの値 を、同期信号の周期を単位とした時刻に従って示 したものである。 第4 図を使って補集合生成部 2 の動作例を説明する。時刻 0 から 3 までは初期化 シーケンスである。時刻1ではレジスタINDE Xに初期値1が、レジスタADRに集合の記憶領 域の先頭アドレスである1000が設定される。時刻 2ではレジスタADRの値に従って、1000番地の 内容が読み出され、レジスタLIMITに設定さ れる。同時にレジスタADRの内容がカウントア ップされる。時刻3ではレジスタADRの内容に 従って、1001番地の内容が読み出され、今度はレ ジスタDISPに設定される。同時に、 レジスタ COUNTに初期値1が設定され、レジスタAD

- 11 -

となり、第2図の形式で表現されている集合の補 集合となっていることが確認できる。信号GON は、レジスタLIMITとレジスタINDEXの 値が等しくなった時刻12でHになり、このとき、 補集合生成部の動作は終了する。

Rの内容がカウントアップされる. 時刻3で初期 化シーケンスを終了し、第3図の全レジスタに値 が設定された。時刻4以降では倡号GONがHに なるまで、レジスタINDEXは毎時刻カウント アップする。レジスタCOUNTは信号RDYN がしのときにカウントアップし、Hのときに1が 設定される。また、レジスタADRは信号RDY NがHのときだけカウントアップされる。僧号R DYNがHになっているのは、レジスタDISP とレジスタCOUNTの値が等しくなった時刻 5, 7,8,9,11である。その他では、時刻3以降 信号RDYNはLになっている。信号RDYNが **Lになっているときには、記憶装置1に格納され** たインデックス値の集合のとなりあった要素の中 間の値がレジスタINDEX上にあるので、信号 IDXには補集合のインデックス値が出力されて いる。信号RDYNがLになっているのは、時刻 3, 4, 6, 10, 12で、そのときのレジスタ I N DEXの値をまとめると、

{1,2,4,8,10}

- 12 -

っている配列の先頭アドレスが、 同様に初期化シーケンスの間に設定される。 レジスタ U N I T と B A S E の値はアドレス生成中には変わらない。 レジスタ E N A B L E 20は1 ビットのレジスタで、1 サイクル前の信号 R D Y N の値を記憶している。 レジスタ E N A B L E の値は信号 E N B に出力されている。 信号 D A D R には、 レジスタ B A S E の値を加えた結果が、 乗算器 22と 加算器 23を通して出力される。すなわち、信号 D A D R には、

 $DADR = (IDX - 1) \times UNIT + BASE$ 

が出力される。 僧号ENBがLのときに、 僧号DADR上に補集合のインデックスを元にしたアドレスが生成されている。 例えば、 各要素の大きさが4 で、 先頭アドレスが2000の配列に対して、 上記の補集合からは、 2000, 2004, 2012, 2028, 2036の五つのアドレスが生成される。

なお第2図で示したインデックス値そのもの (補集合でないもの)を発生する回路は、第2図 の1001で示した値に、1002以降の値を順に加算す るだけで求められる。その回路構成は明白である のでここでは述べない。

このように、本実施例によれば、インデックスの部分集合から、その補集合のインデックスに対応するアドレスを生成でき、インデックスを格納するための記憶容量を節約できる。さらに本実施例では、記憶装置1の中で、インデックスの値そのままではなく、その差を格納しているので、一個のインデックスに必要な容量も少なくて済む。その上、記憶装置1にインデックス値をそのままの形で格納する場合にも少しの修正で対応できる。 (発明の効果)

以上、説明したように、本実施例によれば、

(1) 配憶装置内に格納しておかなくてはならないインデックスの集合を、例2のような場合に、IXとIYのどちらかに限定できるので、実際にインデックスが格納される領域の容量を減少させることができる。

② 例2でのIXまたはIYといったインデックスの部分集合を生成する際に、予め確保しておかな

- 15 -

レス方式によるインデックスの部分集合の格納形 式を示す図である。

1 … 記憶裝置、 2 … 補集合生成部、

3 …アドレス生成部、

4,5,6,7,8,17,18,19,20…レジスタ、

9,10,11…マルチプレクサ、

12,13,14…インクリメンタ、

15,16…コンパレータ、 21…デクリメンタ、

22…乗算器、

23…加算器。

代理人 升理士 則 近 憲 佑 몞 松 山 允 之

くてはならない記憶容量が、基本となる配列の要 穀分で済み、本発明を適用しない場合の半分で済 れ


③ 生成したインデックスの部分集合の間に無駄な領域を生じることはない。これは、本発明を利用すれば、例2のような場合に、IXとIYのどちらか一方だけを生成すればよいので、第6図のIXとIYの領域の間にはさまれた領域5が生じないためである。


4) 複雑な構成を必要としないで、(1) - (3) を実現でき、その効果の組合せにより、本発明を適用しない場合に比べて、大幅にメモリを節約できる。

## 4. 図面の簡単な説明


第1 図は本発明の一実施例の構成を示すブロック図、第2 図は第1 図の記憶装置に格納されたインデックスの集合の格納形式を示す図、第3 図は第1 図の補集合生成部の構成を示したブロック図、第4 図は第3 図の構成の補集合生成部の動作例を示した図、第5 図は第1 図のアドレス生成部の構成を示したブロック図、第6 図は従来の間接アド

- 16 -





第 3 図



時刻]	LIMIT	INĐEX	DISP	CQUNT	AÐR	RÐYN
0				-	_	_
1	_	1	_	- 1	1000	_
2	10	1			1001	_
3	10	1	3	1	1002	4
4	10	2	3	2	1002	4
5	10	3	3	3	1002	H
6	10	4	2	1	1003	L
7	10	5	2	2	1003	H
8	10	6	1	1	1004	H
9	10	7	/	1	1005	H
10	10	8	2	1	1006	L
11	10	9	2	2	1006	H
12	10	10	-1	1	1007	

第 4 図

